PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-122630

(43)Date of publication of application: 28.04.2000

(51)Int.CI.

G09G 5/00

(21)Application number: 10-290851

(71)Applicant:

NEC ENG LTD

(22)Date of filing:

13.10.1998


(72)Inventor:

MAEDA SHIRO

(54) DISPLAY DATA GENERATION CIRCUIT OF CORD REFRESHING METHOD DISPLAY SYSTEM (57)Abstract:

PROBLEM TO BE SOLVED: To reduce decline of an accessing performance to an image memory at the time of image plane refreshing by using a single port DRAM as the image memory.

SOLUTION: This display data generation circuit using a single port DRAM as an image memory 3 is equipped with a cord memory 8 for storing display data of one image plane of a display region, a flag resistor 5 for determining whether the content of the image memory 3 in the display region is changed or not, and a cord memory controller 10 for monitoring the flag resistor 5 and for judging whether the access to the image memory 3 is to be executed or not. The cord memory controller 10 executes the access to the image memory 3, only when the content of the image memory 3 is changed.



LEGAL STATUS

[Date of request for examination]

Date of sending the examiner's decision of rejection .

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2000 Japanese Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-122630

(P2000-122630A)

(43)公開日 平成12年4月28日(2000.4.28)

(51) Int.Cl.7

識別記号

FΙ

テーマコード(参考)

G09G 5/00

5 5 5

G09G 5/00

555J 5C082

5 5 5 M

審査請求 未請求 請求項の数4 OL (全 6 頁)

(21)出願番号

特願平10-290851

(22)出顧日

平成10年10月13日(1998.10.13)

(71) 出願人 000232047

日本電気エンジニアリング株式会社

東京都港区芝浦三丁目18番21号

(72)発明者 前田 史朗

東京都港区芝浦三丁目18番21号 日本電気

エンジニアリング株式会社内

(74)代理人 100082935

弁理士 京本 直樹 (外2名)

Fターム(参考) 50082 AA01 BA02 BA29 BB12 BB15

BB22 BB32 BB53 DA32 DA55

DA63 DA73 DA86 MN02 MM07


(54) 【発明の名称】 コードリフレッシュ方式表示システムの表示データ生成回路

(57)【要約】

【課題】 画像メモリとしてシングルポートDRAMを使用する事による画面リフレッシュ時の画像メモリへのアクセス性能劣化を低減すること。

【解決手段】 画像メモリ(3) としてシングルポート DRAMを採用し、表示領域一画面分の表示データを格納するコードメモリ(8) と、表示領域内の画像メモリ(3) の内容に変更があったかどうかを判別するためのフラグレジスタ(5) と、フラグレジスタ(5) を監視し、画像メモリ(3) へのアクセスを行うかどうかを判断するコードメモリコントローラ(10) とを備える。コードメモリコントローラ(10) は、画像メモリ

(3) の内容に変更があったときのみ画像メモリへのアクセスを行う。



【特許請求の範囲】

【請求項1】 シングルポートDRAMを採用した画像 メモリと、

表示領域一画面分の表示データを格納するコードメモリ と、

前記表示領域内の前記画像メモリの内容に変更があった かどうかを判別するためのフラグレジスタと、

該フラグレジスタを監視し、前記画像メモリへのアクセスを行うかどうかを判断するコードメモリコントローラとを備え、前記画像メモリの内容に変更があったときの 10 み前記画像メモリへのアクセスを行うようにしたことを特徴とするコードリフレッシュ方式表示システムの表示データ生成回路。

【請求項2】 前記コードメモリは、前記表示データとしてコードデータとアトリピュートデータを格納する、 請求項1に記載のコードリフレッシュ方式表示システム の表示データ生成回路。

【請求項3】 前記画像メモリを制御するための画像メモリコントローラを備え、前記コードメモリコントローラは、前記フラグレジスタが前記画像メモリの内容に変更があることを指示している場合に、前記画像メモリコントローラへ表示リフレッシュ要求を出力する、請求項1に記載のコードリフレッシュ方式表示システムの表示データ生成回路。

【請求項4】 前記画像メモリコントローラによって表示する1行分の前記画像メモリの画像データをバッファリングするラインバッファと、

前記コードメモリコントローラの選択信号に応答して、前記ラインバッファの出力と前記コードメモリの出力とを選択して出力するマルチプレクサとをさらに備えていることを特徴とする請求項3に記載のコードリフレッシュ方式表示システムの表示データ生成回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、コンピュータ表示システムに関し、特に、画面に表示したい任意の画像データを画像メモリに書き込み、その画像データをCRTやLCDパネル等の表示装置に合った表示データに変換して、その表示データを表示させる機能を有する表示データ生成回路に関する。

[0002]

【従来の技術】この種の従来の表示データ生成回路として、特開平5-341747号公報(以下、「先行技術1」と呼ぶ)には、画像メモリにデュアルポートメモリの代わりにシングルポートメモリを使用した「表示制御装置」に関する技術的思想が開示されている。すなわち、この先行技術1は、描画用コプロセッサの代わりとしてコプロセッサをエミュレーションする回路と、画像メモリにシングルポートメモリを使用することを特徴とする表示制御装置である。

【0003】詳述すると、先行技術1では、描画用コプロセッサをエミュレートする方法として、コプロセッサレジスタのみを持ち、そのコプロセッサレジスタに描画処理内容を指定する各種パラメタを設定し、CPUからの描画のためのパラメタが設定されると、設定されたパラメタに基づいた描画処理を指定する割り込み要求を発生させて、CPUに描画処理を実行させている。また、先行技術1は、画像メモリにシングルポートメモリを使用し大容量メモリを比較的低価格で実現するこを目的としている。

[0004]

【発明が解決しようとする課題】しかしながら、上述した先行技術 1 では、画像メモリとしてシングルポートのDRAMを使用する場合、画像リフレッシュのために画像メモリへのアクセスが制限されてしまい、CPUからの画像メモリアクセス性能が劣化するという問題がある。

【0005】したがって、本発明の課題は、画像メモリとしてシングルポートDRAMを使用する事による低価格でかつ高性能な表示システムを提供することにある。 【0006】本発明の他の課題は、画像メモリとしてシングルポートDRAMを使用する事による画像リフレッ

シュ時の画像メモリへのアクセス性能の劣化を低減する ことができる表示システムを提供することにある。 【0007】

【課題を解決するための手段】本発明は、上記の問題を 解決するために、次のような手段を提案する。

【0008】即ち、本発明によれば、シングルポートDRAMを採用した画像メモリと、表示領域一画面分の表示データを格納するコードメモリと、前記表示領域内の前記画像メモリの内容に変更があったかどうかを判別し、前記画像メモリへのアクセスを行うかどうかを判断するコードメモリコントローラとを備え、前記画像メモリの内容に変更があったときのみ前記画像メモリへのアクセスを行うようにしたことを特徴とするコードリフレッシュ方式表示システムの表示データ生成回路が得られる。

[0009]

40 【作用】このような構成を採用することによって、コードリフレッシュ方式の表示システムにおいて、画像メモリにシングルポートDRAMを使用した場合でも、その画像メモリの内容に変更がない場合には、画面リフレッシュのためのアクセスはコードメモリに行い、画像メモリに対してはアクセスしない。画面リフレッシュによる画像メモリへのアクセスは、表示領域内のデータが書換えられたときにのみ限られるので、画像メモリへのアクセス性能の劣化を低減できる。従って、画像メモリのシングルポートDRAMを使用した高性能の表示回路を実50 現できる。

10

20

[0010]

【発明の実施の形態】以下、本発明の実施の形態について図面を参照して説明する。

3

【 O O 1 1 】図 1 を参照して、本発明の一実施の形態に 係るコードリフレッシュ方式表示システムの表示データ 生成回路について説明する。

【0012】図示のコードリフレッシュ方式表示システムは、解像度が横640ドット×縦400ドット、1文字が横8ドット×縦16ドットであり、コードリフレッシュ方式を使用し、コードデータ16ビット、アトリビュートデータ8ビットの3バイトで表現されているものとする。

【0013】図1に示す表示データ生成回路は、システムパスインターフェイス回路1と、画像メモリコントローラ2と、画像メモリ3と、ラインパッファ4と、フラグレジスタ5と、表示コントローラ6と、コードメモリコントローラ7と、コードメモリ8と、マルチプレクサ(MPX)9と、フォントメモリ11と、表示データ変換回路12と、表示装置13とを有する。

【0014】システムパスインターフェイス回路1は、システムパス上の様々な表示回路に対するアクセスを解読し実行する。また、システムパスインターフェイス回路1は、表示回路に必要なレジスタの設定、または画像メモリ3へのアクセス等、内部の各モジュール用のコマンドに変換する。

【0015】画像メモリコントローラ2は、システムバスインターフェイス回路1で解読された命令を実際の画像メモリ3に対するリードアクセスまたはライトアクセスに変換、実行する。また、画像メモリコントローラ2は、画像メモリコントローラ2は、コードメモリコントローラ7からの表示リフレッシュ要求を受けて、指定された画像メモリ3のデータをラインバッファ4に書き込む。

【0016】画像メモリ3は、シングルポートのリード、ライト可能なメモリで、コードリフレッシュ方式に必要なコードデータおよびアトリビュートデータを記憶する。

【0017】ラインバッファ4は、画像メモリコントローラ3によって表示する1行分の画像メモリ3の画像データ (コードデータとアトリビュートデータ) をバッファリングする。また、ラインバッファ4は、コードメモリコントローラ7によって、書き込まれた順番にデータを出力する。

【0018】フラグレジスタ5は、コードメモリコントローラ7がフラグレジスタ5のデータを見てコードメモリ8内のデータが有効であるか無効であるかを判断するのに用いる。「有効」であるというのは、現在表示しようとする画像メモリ3のデータに変更がなく、すでにコードメモリ8が画像メモリ3のデータを取り込んでいる

場合を指す。「無効」であるというのは、現在表示しようとする画像メモリ3の画像データがすでに変更され、コードメモリ8内のデータが無視されなければならない場合を指す。画像メモリ3に対し変更があった場合、その変更があった行のデータをコードメモリコントローラフが無効にする。

【0019】フラグレジスタ5の各ピットは、図3に示

すように、表示画面の各行に対しそれぞれ1ピットずつ 対応するので、25ビットで表現される。データの出力 は、表示コントローラ6から現在の表示する行のデータ を受けて、表示する行に対応するデータを出力する。 【0020】表示コントローラ6は、表示装置13に文 字を表示するためのレジスタ(図示せず)を持ち、その 設定に従って、表示装置13の表示タイミングの生成、 表示領域設定により表示アドレスを生成する。また、表 **示コントローラ6は、表示アドレスから現在の表示位置** が表示画面の何行目なのかをフラグレジスタ5に通知す る。さらに、1文字は縦16ドットなので、表示コント ローラ6は、16ラインに1回の割合で画像メモリ3か らコード読み出しを行うように読み出し指示をコードメ モリコントローラフに行う。また、1文字は横8ドット なので、表示コントローラ6は、ドットクロックを8分 周したクロックであるキャラクタクロックの生成を行

【0021】コードメモリコントローラフは、システム バスインターフェイス回路 1 から画像メモリ3 へのライ トアクセスを監視し、フラグレジスタ5のフラグ操作を 行う。コードメモリコントローラ7は、画像メモリ3へ のライトアクセスが表示領域内かどうかを表示コントロ 30 一ラ6からの表示領域データを受けて判断する。また、 コードメモリコントローラフは、表示コントローラ6か らの文字コード読み出し指示を受けて、その現在表示し ようとする行に対応するフラグレジスタ5のビットを確 認し、画像メモリ3にデータが必要かあるいは、コード メモリ8にそのデータが存在するかどうかを判断する。 【0022】フラグレジスタ5が無効を示している場 合、コードメモリコントローラ 7 は、画像メモリコント ローラ2に表示リフレッシュ要求を出力する。コードメ モリコントローラフは表示リフレッシュ要求の後、ライ ンバッファ4に書き込まれた画像データを順次出力させ る。そして、コードメモリコントローラ7は、MPX9 の選択信号を操作して、ラインバッファ4の画像データ をフォントメモリコントローラ10に渡す。それと同時 に、コードメモリコントローラ7は、ラインパッファ4 の画像データを随時コードメモリ8に書き込み、1行分 のデータの書き込み終了後に、その行に対応するフラグ レジスタ5のフラグを有効にする。

【0023】フラグレジスタ5が有効を示している場合、コードメモリコントローラ7は、コードメモリ8から順次、画像データを読み出し、MPX9の選択信号を

50

操作してコードメモリ8の画像データをフォントメモリ コントローラ10に渡す。

【0024】コードメモリ8はコードメモリコントローラ7によって表示領域の1画面分の画像データを格納するメモリである。

【 0 0 2 5 】 フォントメモリコントローラ 1 0 は、M P X 9 で選択されたコードデータをキャラクタクロック単位でフォントデータに変換する機能を有する。ここで、フォントメモリコントローラ 1 0 によるフォントデータの変換は、順次入力されるコードデータをフォントメモ 10 リ 1 1 のアドレスに変換してフォントメモリ 1 1 からフォントデータを読み出すことによって行う。

【0026】フォントメモリ11は、画面に表示する文字のフォントデータを持つ。フォントメモリ11は、フォントメモリコントローラ10の出力する変換されたコードデータによりフォントデータを出力する。

【0027】表示データ変換回路12は、表示コントローラ6から出力される、同期信号、各種表示タイミング信号を使用して、表示装置13に合わせた同期信号の生成を行う。また、表示データ変換回路12は、フォントメモリ11から読み出されたフォントデータを表示装置13のデータ形式に変換し、出力同期信号とタイミングを調整して表示データを出力する。MPX9で選択されたアトリビュートデータは、同じくMPX9で選択されたコードがデータがフォントデータに変換されるタイミングに表示データ変換回路12の内部で調整し、表示データ変換回路12はフォントデータを修飾する。

【0028】表示装置13は、CRTやLCDパネル等のコンピュータで使用される一般的な表示装置である。表示装置13は、表示データ変換回路12から出力され 30る同期信号と表示データにより、画面にデータを表示する。

【0029】図2に、本実施の形態における、ラインパッファ4の出力とコードメモリ8の出力を選択してMP X9の出力となるまでのタイミング波形例を示す。図2から明らかなように、フラグレジスタ5のフラグステータスが「表示する行の画像メモリ3の内容に変更なし」を示しているときは、MP X9はコードメモリ8の出力を選択し、フラグレジスタ5のフラグステータスが「表示する行の画像メモリ3の内容に変更あり」を示してい 40 るときは、MP X9はラインパッファ4の出力を選択している

【0030】図3は前述したように、本実施の形態における表示画面の縦方向、横方向の関係と、表示行に対するフラグレジスタ5のビットの関係を表わしている。

【0031】以上のように、本実施の形態においては、一度表示したデータはコードメモリ8に書き込み、次回の画面走査時からは画像メモリ3の内容が書き換えられない限り画像メモリ3に対し画面リフレッシュのためのアクセスを行わず、コードメモリ8から画像データを読 50

み出す。その画像メモリ3へのアクセスを行わない時間だけ画像メモリ3に対しCPU(図示せず)からのアクセスを行う事が可能となる。

【0032】具体的に説明する。画像メモリ3のデータ幅が24ビット以上であるとすると、一画面あたりに画面リフレッシュに要する表示データの読み出し回数は80桁×25行=2000回となる。つまり、表示領域内の画像メモリ3の内容に全く変更がない場合、一画面当たりに2000回の他のアクセスが可能となる。

【0033】以上の説明から明らかなように、画像メモリ3にシングルポートDRAMを持つ低価格でかつ高性能の表示システムを提供できる。

[0034]

【発明の効果】以上説明したように、本発明によれば、シングルポートDRAMを採用した画像メモリと、表示領域一画面分の表示データを格納するコードメモリと、表示領域内の前記画像メモリの内容に変更があったかどうかを判別するためのフラグレジスタと、フラグレンスタを監視し、画像メモリへのアクセスを行うかどうかメモリの内容に変更があったときのみ画像メモリへのアクセスを行うようにしているので、画像メモリへのアクセスを行うようにしているので、画像メモリとしてシグルポートDRAMを使用する事による画面リフレッシュのための画像メモリアクセスを低芸することができるので、CPUから画像メモリへのアクセス性能の劣化を低減できるという効果を奏する。

【図面の簡単な説明】

【図1】本発明の一実施の形態に係るコードリフレッシュ方式表示システムの表示データ生成回路の構成を示す ブロック図である。

【図2】図1に示した表示データ生成回路における、ラインバッファの出力とコードメモリの出力を選択してマルチプレクサの出力となるまでのタイミング波形例を示すタイムチャートである。


【図3】図1に示した表示データ生成回路における、表示画面の縦方向、横方向の関係と、表示行に対するフラグレジスタのビットの関係を表わす図である。

【符号の説明】


- 1 システムパスインターフェイス回路
- 2 画像メモリコントローラ
 - 3 画像メモリ
 - 4 ラインパッファ
 - 5 フラグレジスタ
 - 6 表示コントローラ
 - 7 コードメモリコントローラ
 - 8 コードメモリ
 - 9 マルチプレクサ (MPX)
 - 10 フォントメモリコントローラ
 - 11 フォントメモリ
- 50 12 表示データ変換回路

13 表示装置

[図1]



[図2]



[図3]

